Banner
ActivitiesActivities


Engineering img SRC=SoftwareHardwareIncoseiMaps Home page
: אשונב שגפמל הנמזה

Advanced Verification Methodologies for FPGA designs

14:00 העשב ,2008 ילוי 8 ישילש םוי

דעומ

הילצרה ,60 םי תמר 'חר ,לאינד ןולמ

םוקימ

תויגולונכט לטיס – ינצמח רינ

םיצרמ
:שגפמה רואת

םיוושכע םיביכר לש םיבצמהו תויצקנופה תומכ ,תוטושפ תויצלומיס רפסמ עוציב ךות FPGA יביכר תלועפ תוניקת אדוול היה ןתינ רבעב םא
תויבטקודורפ תא רפשלו וז היעב םע דדומתהל ידכב .תוטושפה היצלומיסה תוטישב ההובג תויתקידב תמרל עיגהל ןתינ אלש דע הלודג ךכ לכ
 .םימדקתמו םייטמטוא היצקיפירוו יכילהתל רובעל םיבייוחמ ונא ,םימדקתמ FPGA יביכר ןונכת יכילהת
 םיחוויד לבקנ יטמוטוא ןפואבו ףסונב .טסטה תומדקתהו תוליעי רחא בקעמ תוטיש םע םינותנ תקרזהל םודנאר תויצקנופ םיבלשמ ,הלא םיכילהת
.טקייורפה לש תושירדה ךמסמל סחיב היצקיפירווה ךילהת תומדקתה לע םיפטוש
,ךדיאמ הלא םיביכרל היצלומיסהו תויתקידבה תולוכיו דחמ FPGA ינונכית תובכרומ ןיב םילדגו םיכלוהה םירעפה תא גיצהל האצרהה תרטמ
 תפשב שומיש וא, Verilog/ VHDL – תויטרדנטסה הרמוחה ןונכת תופשב שומיש ךות וז היעב םע תודדומתהל תויגולודותמו םיכרד רפסמ ועיצהל
.SystemVerilog ומכ תוידועי היצקיפירוו

 

:םוי רדס

החיתפו תוסנכתה 13:45-14:00
Advanced Verification Methodologiec for FPGA designs
  •  
Todays challenges in FPGA Design.
  •  
The Direct Verification Methodology.
  •  
Advanced Verification using Constraint Random, Functional Coverage and Assertion.
  •  
Coverage Driven Verification (CDV).
14:00-15:30
הקספה 15:30-15:45
  •  
Implementing CDV using VHDL/Verilog
  •  
What is SystemVerilog
  •  
Advantages of using SystemVerilog for Verification
  •  
Implementing CDV using SystemVerilog
15:45-17:00

. Verilog / VHDL -ב הקידב תוביבסו FPGA יביכר תביתכב ןויסנו עדי ילעב FPGA יננכתמ

:דעי להק
הכרבב
םטליא ל"כנמ - םלס השמ

INCOSE_IL ר"וי – ןוירוא יזוע