Design For Test (DFT) And New Test methods

סוג הפעילות

מפגש

מועד הפעילות

13/04/08

מקום הפעילות

בית חיל האוויר , הרצליהמפה מצורפת

תיאור המפגש

בסמינר נפתח בתאור קצר של התקן ושיטת ה- Boundery Scan הקיימת היום, נתאר את התקן החדש 1149.6 המיועד לבדוק High speed and Mixed signal test ונסיים חלק ראשון בתאור SJTAG שהוא הדור הבא של יכולות בדיקה שיאפשרו בדיקה של מכלול/פונקציה שלמה. החלק השני ייוחד לשיקולי תכן לבדיקתיות, השלכות על תכן הכרטיס והעריכה, שימוש ב- Boundery Scan לבדיקת מחשבים על הכרטיס, ביצוע דיאגנוסטיקה ואיתור תקלות.

סדר היום:

13:45-14:00

התכנסות ופתיחה

14:00-15:30

Presentaion of:

  • IEEE 1149.1 - Boundary Scan Technology standard
  • Enhance IEEE 1149.6 – High speed and Mixed signal test
  • SJTAG - System-Level JTAG Overview

15:30-15:45

הפסקה

15:45-17:00

  • Design For Test (DFT) Rules for Board Test & system Test
  • DFT aspect to Electrical & PCB design
  • Do Fast Functional Test using Extended JTAG Coverage
  • Using Boundary Scan and Processor Emulation to enhance printed circuit board diagnostics and troubleshooting
קהל יעד

מהנדסי תכנון ברמת כרטיס ומערכת , מהנדסי בדיקות,מנהלי הנדסה ותפעול, מנהלי קו ייצור ובד"ס, ומנהלי פרויקטים.

בברכה

משה סלם -  מנכ"ל אילטם